

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 워 버 ㅎ

10-2003-0006876

Application Number

출 원 년 월 일 Date of Application 2003년 02월 04일

FEB 04, 2003

출 을

인 :

삼성전자주식회사

Applicant(s)

SAMSUNG ELECTRONICS CO., LTD.




2003 년 10 월 10 일

특 허 청

COMMISSIONER





【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0002

【제출일자】 2003.02.04

【발명의 명칭】 절전모드를 갖는 매체 엑세스 제어기

【발명의 영문명칭】 MEDIA ACCESS CONTROLLER WITH POWER-SAVE MODE

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 임창현

【대리인코드】 9-1998-000386-5

【포괄위임등록번호】 1999-007368-2

【대리인】

【발명자】

【성명】 권혁수

 【대리인코드】
 9-1999-000370-4

 【포괄위임등록번호】
 1999-056971-6

(TENDOJUZ)

【성명의 국문표기】 송해진

【성명의 영문표기】SONG, HAE-JIN【주민등록번호】690119-1121311

【우편번호】 463-010

【주소】 경기도 성남시 분당구 정자동 한솔마을 한일아파트 304동 1104

호

【국적】 KR

【발명자】

【성명의 국문표기】 이갑주

【성명의 영문표기】 LEE,KAB-JOO

【주민등록번호】 661228-1069326

【우편번호】 463-500

【주소】 경기도 성남시 분당구 구미동 까치마을 신원아파트 305동 302호

【국적】 KR

【발명자】

【성명의 국문표기】 이용미

【성명의 영문표기】 LEE,YONG-MI

【주민등록번호】 771116-2047742

【우편번호】 441-390

【주소】 경기도 수원시 권선구 권선동 1284-3 305호

【국적】 KR

【심사청구】 청구

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의

한 출원심사 를 청구합니다. 대리인

임창현 (인) 대리인

권혁수 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 13 면 13,000 원

 【우선권주장료】
 0
 건
 0
 원

【심사청구료】 17 항 653,000 원

【합계】 695,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

【요약】

본 발명은 절전모드를 갖는 매체 엑세스 제어기(Media Access Controller)에 관한 것이다. 특히, 본 발명의 매체 엑세스 제어기는 절전모드동안 CPU를 비롯한 매체 엑세스 제어기내의 모든 블록에 공급되는 클락을 차단하므로써 전력소모를 최소화한다.


본 발명의 매체 액세스 제어기는 제어기내의 각 프로세서(processor)들의 버스를 통한 데이터의 안정적인 송수신을 보장하기 위한 절전 마스터(Power-Save Master)와 절전모드의 종료를 알려주는 웨이크-업 타이머(Wake-Up Timer), 위상 고정 루프(Phase-Locked Loop)회로에 대한 전원인가와 차단, 그리고 매체 액세스 제어기에 대한 클락인가와 차단 시점을 결정하는 전원 제어부(Power Control Unit) 및 위상 고정 루프회로의 출력이 안정되는 시간(Locktime)을 저장하기 위한 락타임 레지스터(Locktime Register)를 포함한다. 또한, 본 발명은 능동모드 (Active Mode)에서 절전모드(Power-Save Mode)로 혹은 절전모드에서 능동모드로의 전환을 위한효율적인 진행 절차도 제공한다.

【대표도】

도 5

【색인어】

매체 엑세스 제어기



【명세서】

【발명의 명칭】

절전모드를 갖는 매체 엑세스 제어기{MEDIA ACCESS CONTROLLER WITH POWER-SAVE MODE} 【도면의 간단한 설명】

도 1은 IEEE 802.11 무선 랜의 기본요소에 대한 구성도이다.

도 2는 IEEE 802.11에서 제안하는 전력 운용 프로토콜(Protocol)을 보여주는 타이밍도이다.

도 3은 일반적인 매체 엑세스 제어기의 블록도이다.

도 4는 도 3의 클락 차단 레지스터를 이용한 기존의 주변장치 전원차단 방식을 보여주는 실시예이다.

도 5는 본 발명에 따른 매체 엑세스 제어기의 블록도이다.

도 6은 도 5의 절전 마스터 회로의 입출력 상태를 보여주는 구성도이다.

도 7은 도 5의 웨이크-업 타이머의 입출력 상태를 보여주는 구성도이다.


도 8은 도 7의 웨이크-업 타이머의 타이밍도이다.

도 9A 및 9B는 도 5에서 사용된 웨이크-업 타이머와 타사제품과의 클락 공급방식의 차이를 보여주는 도면들이다.

도 10은 도 5의 전력 제어 회로의 입출력 상태를 보여주는 구성도이다.

도 11은 도 10의 전력 제어 회로의 상태 천이도이다.

도 12는 본 발명에 따른 능동모드에서 절전모드로 진행되는 동작과정을 보여주는 순서도 이다.



도 13은 도 12의 과정에서 사용되는 하드웨어의 동작을 보여주는 타이밍도이다.

도 14는 본 발명에 따른 절전모드에서 능동모드로 진행되는 동작과정을 보여주는 순서도 이다.

도 15는 도 14의 과정에서 생성되는 신호들의 타이밍도이다.


본 발명에 관한 도면들에서 동일한 참조부호는 동일한 구성요소를 의미한다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- 본 발명은 무선 랜(Wireless LAN)에서 절전기능을 갖는 매체 엑세스 제어기에 관한 것이다. 매체 엑세스 제어 계층(Media Access Control layer)은, OSI(Open System Interconnection) 7계층 중 2번째 계층인 데이터 링크 계층(Data Link layer)에 속해 있으며, 동일한 전송로를 공유하는 여러 개의 랜(LAN) 단말기가 전송로를 효율성 있게 이용하기 위한 제어방식을 정의한다.
- 도 1은 무선 랜에서의 물리계층(Physical layer)과 매체 엑세스 제어 계층 (Media Access Control layer)에 관한 표준인 IEEE 802.11에서 제안하는 무선 랜 시스템의 기본 구성 요소들을 나타낸다. IEEE 802.11 시스템의 기본단위는 베이직 서비스 셋(Basic Service Set:101,102)이다. 베이직 서비스 셋은 일반적으로 하나 이상의 스테이션들(Station:105)과 엑세스 포인터(Access Point:103,104)라고 불리는 하나의 중심 기지국으로 구성되어있다. 그리고, 이들 엑세스 포인터는 분산 시스템(Distribution System:100)을 통해 서로 연결되거나 또는, 기타 다른 통신망 즉, 유선망이나 다른 무선망과도 연결된다.



(19) IEEE 802.11에서는 또한, 무선 랜 장치의 전력 손실을 줄이기 위한 매체 엑세스 제어기에 대한 전력 운용 프로토콜(Power Management Protocol)도 제시하고 있다. IEEE 802.11에서 제안하는 전력 운용 프로토콜에서는 각 스테이션(105)들을 전력 상태에 따라 두 가지 모드로 분류하는데, 각 스테이션들이 정상적인 동작을 수행하고 있는 능동모드(Active Mode)와 네트워크를 통한 데이터의 송수신이 필요하지 않는 경우에 불필요한 전력소모를 줄일 수 있도록 제어된 상태인 절전모드 (Power-Save Mode)로 나눈다.

절전모드에 들어간 스테이션들(105)은 절전모드에 있는 동안, 자신에게 송신된 데이터의 수신이 불가능함으로 자칫 데이터의 손실을 가져올 수 있다. 그래서, 절전모드에 있는 스테이션들(105)은 절전모드 동안 자신에게 송신된 데이터를 확인하기 위해 일정시간이 경과하면 능 동모드로 전환되어야 한다. 그리고, 절전모드 동안 각 스테이션들(105)에 전송된 데이터는 각 스테이션들(105)이 속해 있는 베이직 서비스 셋(101,102)의 엑세스 포인터(103,104)에 버퍼링 (buffering)되었다가 각 스테이션들(105)이 절전모드에서 능동모드로 전환될 때, 버퍼링된 데 이터를 각 스테이션들(105)에게 전송하게 된다.

도 2에 보인 것처럼, 절전모드에서 능동모드로 전환되는 시간 간격은 일반적으로 디리버리 트래픽 인디케이션 메시지(Delivery Traffic Indication Message:이하 DTIM)라고 불리는 시간 간격, 즉 DTIM과 DTIM사이의 간격(TDTIM)에 의해 결정된다. 이 TDTIM의 기본단위는 엑세스 포인터(103,104)가 베이직 서비스 셋(101,102)에 네트워크 정보를 보내는 일정 시간 간격 즉, 비컨(Beacon)이라고 불리는 시간 간격(TB)이다. 그리고 각 스테이션들은 도 2에 보인 것처럼, TPS동안 절전모드에 있게 되고 그 시간동안 불필요한 전력의 손실을 방지할 수 있다.

<22> 도 3은 일반적인 매체 엑세스 제어기의 기본 하드웨어 구조를 보여준다. 일반적인 매체 엑세스 제어기는 물리계층과 매체 엑세스 제어 계층의 인터페이스 기능을 수행하는 물리 계층

인터페이스부(Physical Layer Interface Unit:308), 호스트와 매체 엑세스 제어기와의 인터페이스 기능을 수행하는 호스트 인터페이스부 (Host Interface Unit:301), 매체 엑세스 제어기를 구동하기 위한 중앙 처리 장치(310:이하 CPU)와 매체 엑세스 제어기의 소프트웨어적인 제어를 위한 정보를 저장하는 레지스터부(302), 그리고 다양한 주변장치(311)들 및 이들을 상호 연결해 주는 로컬버스(300)와 버스 중재기의 역할을 수행하고 매체 엑세스 제어기에 클락을 공급하는 버스 인터페이스부(304)로 구성된다.

기존의 매체 엑세스 제어기에서 사용하는 일반적인 절전방식은 도 4에서와 같이 소프트웨어적으로 제어할 수 있는 레지스터(303)의 설정을 통해 각 주변장치 블록(402, 403, 404)에 공급되는 클락을 차단하는 것이다. 그러나, 이 방법은 소프트웨어적으로 처리되기 때문에 해당시점에서 CPU의 동작이 정상적으로 유지되고 있어야 하므로 계속적인 클락의 공급이 필요하다.이로 인해, 매체 엑세스 제어기에서는 불필요한 전력의 소모가 발생하게 된다.

【발명이 이루고자 하는 기술적 과제】

본 발명의 목적은 상술한 문제를 해결하기 위한 것으로, 전력소모를 최소화 할 수 있는 절전모드를 갖는 매체 엑세스 제어기를 제공하는데 있다. 또한, 본 발명은 능동모드(Active Mode)에서 절전모드(Power-Save Mode)로 혹은 절전모드에서 능동모드로의 전환을 위한 효율적 인 진행 절차도 제공한다.


【발명의 구성 및 작용】

상술한 기술적 과제를 이루기 위해 본 발명은 도 5와 같이 기존의 매체 엑세스 제어기에 버스를 통한 데이터의 안정된 송수신을 보장하기 위한 절전 마스터 (Power-Save Master:502), 절전모드에 들어간 매체 엑세스 제어기를 일정시간 후 다시 동작하게 하는 신호를 발생하는 웨

이크-업 타이머(Wake-Up Timer:516), 그리고 매체 엑세스 제어기내의 전원과 클락의 인가 및 차단 신호를 발생하는 전원 제어부(Power Control Unit:509)가 추가된 버스 인터페이스부(Bus Interface Unit:506) 및 위상 고정 루프(Phase-Locked Loop:이하 PLL)회로의 출력이 안정되는 시간을 저장하는 락타임 레지스터(Locktime Register:505)가 추가된 레지스터부 (Register Unit:503)를 포함한다.

절전 마스터(502)는 능동모드에서 절전모드로 들어갈 때 버스(500)를 통한 데이터의 안 정된 송수신을 보장하기 위한 기능을 수행한다. 만약, 다른 프로세서가 버스(500)를 사용하여 데이터를 전송하는 중에 절전모드가 선택되어 클락이 차단되면 전송 중이던 데이터가 손실되는 오류가 발생한다. 이를 방지하기 위해 절전 마스터(502)는 절전모드로 들어가기 전에 버스 (500)의 점유 권한을 버스 인터페이스부(506)의 버스 중재기(507)에 요청하고 버스 중재기 (507)는 그 이전에 발생한 버스(500)를 통한 모든 단일 데이터 송수신이 끝나면 절전 마스터 (502)에 버스(500) 점유를 허용하고 절전 마스터(502)가 버스(500)를 점유하고 있는 동안은 다른 프로세서들의 버스(500) 점유를 허용하지 않는다.

도 6은 절전 마스터(502)의 입출력 상태를 보여주는 구성도이다. 클락 차단 레지스터 (clock disable register:504)내의 정지 비트 값(VSTB)과 PLL회로(508)의 출력이 안정되었음을 알려주는 펄스 신호(PLL_STA)를 입력으로 하여 버스(500) 점유 요청 신호(BRQ)를 출력한다. 즉, 능동모드에서 레지스터의 VSTB가 소프트웨어에 의해 설정되면 BRQ신호가 인가되어 버스 중재 기(507)에 버스(500) 점유를 요청하고 절전모드에서 PLL_STA신호가 인가되면 BRQ신호가 차단되어 버스(500) 점유를 종료하게 된다. 그리고, 이러한 절전 마스터(502)는 불필요한 하드웨어의 증가를 줄이기 위해 레지스터 하나만을 이용하여 구현된다.



여자 버스 인터페이스부(506)의 버스 중재기(507)는 절전 마스터(502)의 BRQ신호에 응답하여 현재 버스(500)의 점유 유무를 확인하고, 현재 버스(500)를 점유중인 다른 버스 마스터가 없다면, 절전 마스터(502)에게 우선적으로 버스(500)의 점유 권한을 허용하고, 절전 마스터(502)가 버스 마스터가 되었다는 신호(MST)를 전원 제어부(509)와 웨이크-업 타이머(516)에 인가한다. 그리고, 버스 중재기(507)는 절전 마스터(502)가 버스 마스터로 동작하고 있는 동안에는 다른 프로세서의 버스(500) 사용을 허용하지 않음으로써 절전모드로의 진행과정이나 혹은, 절전모드 상태에서 발생할 수 있는 데이터의 손실을 방지할 수 있다.

작와 락타임 레지스터(505)는 PLL회로(508)의 출력이 안정되는 시간을 기억하고 있는 레지스 터이며, 시스템 초기화시에, CPU(310)에 의해 설정된다. 일반적으로 PLL회로(508)등 아날로그 회로는 전원인가 후 정상적인 클락이 출력되기까지 얼마간의 시간이 소요되는데, 이 소요시간을 전원 안정화 시간(power-on settling time) 또는, 락타임(Locktime)이라고 한다. 이 시간은 사용되는 칩(chip)의 상태에 따라 다르게 나타날 수 있으며, 이에 대비하기 위하여 락타임 레지스터(505)를 둔다. 이 레지스터의 값(VLOC)은 전원 제어부(509)에서 PLL_STA신호를 생성할 때 사용한다.


의 웨이크-업 타이머(Wake-Up Timer:516)는 절전모드에서 클락이 차단되어 동작하지 않고 있던 블록들이 TDTIM후에 깨어나도록 하는 웨이크-업 신호(WKUP)를 발생시키는 기능을 한다. 웨이크-업 타이머(516)는 도 7과 같이 TDTIM을 저장하는 웨이크-업 타임 레지스터(700)와 이 웨이크-업 타임 레지스터에 저장된 값을 절전모드로 들어갈 때 복사하여 카운터 할 수 있는 웨이크-업 카운터 레지스터(701)를 포함한다.

시이크-업 타이머(516)는 절전 마스터(502)가 버스 마스터가 되면 웨이크-업 타임 레지스터(700)의 값을 웨이크-업 카운터 레지스터(701)에 복사하고 도 8과 같이 클락 발생기(510)



로부터 분주된 저속 클락에 동기 되어 웨이크-업 카운터 레지스터 값(VWTCR)이 1이 될 때까지 1씩 감소시킨다. 그리고, 웨이크-업 카운터 레지스터 값(VWTCR)이 1이 되면, 웨이크-업 신호 (WKUP)를 발생시킨다.

- 《32》 웨이크-업 신호를 인가하는 방식에 있어서, 일반적으로는 인터럽트 (Interrupt) 방식을 사용하는데, 이러한 인터럽트 방식을 사용하는 경우에는, 인터럽트 제어기(Interrupt Controller)나 CPU에 미리 클락이 인가되어 있어야 하는 제약이 있고 인터럽트 제어를 위한 하드웨어 자원도 많이 필요하게 된다. 그러나, 본 발명에서는 웨이크-업 신호(WKUP)를 직접 연결(hard-wired)방식으로 처리하여, 인터럽트 제어기나 CPU의 클락상태에 제약을 받지 않는다
- 본 발명에서 사용되는 웨이크-업 타임 레지스터(700)는 32비트 레지스터로 소프트웨어에의 설정된 TDTIM을 기록하고 있고 10μs 주기의 클락에 의해 카운터 되므로 최대 TDTIM은 11시간이 된다.
- 도 9A는 절전모드에서 기존의 클락공급 방식(INTERSIL사의 제품 PRISM3)으로서 독립된 전용 오실레이터(Oscillator)를 사용하여 클락을 공급한다. 그러나, 본 발명에서는 도 9B와 같 이 내부에서 분주된 느린 클락을 사용하여 절전모드동안 클락을 공급함으로써 보드의 공간 효율을 높이는 효과도 있다.
- <35> 전원 제어부(509)는 절전모드로 들어갈 때, PLL회로(508)의 전원 차단 시점과 매체 엑세스 제어기의 클락 차단 시점을 결정하고, 또 절전모드에서 빠져 나올 때의 전원인가 시점과 클락인가 시점을 결정한다.




도 10은 전원 제어부(509)의 입출력 상태를 보여주는 구성도이다. 락타임 레지스터(505)의 값(VLOC)과 클락 차단 레지스터(504)내의 정지 비트 값(VSTB), 그리고, 웨이크-업 타이머 (516)의 웨이크-업 신호(WKUP) 및 MST신호를 입력으로 하여 PLL회로(508)의 전원을 차단하는 PLL_PWDN신호, 매체 엑세스 제어기의 클락 인가여부를 결정하는 CLK_EN신호와 PLL회로(508)의 출력이 안정되었음을 나타내는 PLL_STA신호를 출력한다.


<37> 도 11은 전원 제어부(509)의 상태 천이과정을 나타내는 상태 천이도이다.

○38> 능동모드에서 절전 마스터(502)가 매체 액세스 제어기의 버스 마스터가 되면, 버스 중재기(507)에 의해 MST신호가 인가되고, PLL회로(508)의 전원이 차단된다. 그리고, 클락 발생기를 통해 매체 액세스 제어기로 공급되는 모든 클락을 차단(1101)하여 절전모드로 들어가게 된다. 그리고, 웨이크-업 타이머(516)의 웨이크-업 신호에 의해서 PLL회로(508)의 전원이 인가(1102)된 후 락타임 시간이 지나 PLL회로(508)의 출력이 안정화되고 정지 비트가 차단되면, 다시 클락 발생기(510)를 통해 매체 액세스 제어기로 클락을 공급하여 능동모드(1100)로 돌아가게 된다.

본 발명의 실시예는 크게 두 가지로 분류할 수 있다. 능동모드에서 절전모드로 전환되는 과정에서의 실시예와 절전모드에서 능동모드로 전환되는 과정에서의 실시예이다.


도 12는 본 발명에 따른 능동모드에서 절전모드로 진행되는 동작과정의 실시예를 보여주는 순서도이다. 먼저, 매체 액세스 제어기에 최초 전원이 인가되어 초기화(단계 S1200)되면 자동으로 능동모드(단계 S1201)가 되고 이때, CPU(513)에 의해 자동으로 락타임 레지스터(505)에 락타임값이 저장된다. 이후 능동모드로 정상동작을 수행하다가 CPU(513)에 의해 절전모드가 선택(단계 S1202)되면, 단계 S1203에서 CPU(513)는 물리 인터페이스부(511)내의 전력제어 레지스터 설정을 통해 매체 액세스 제어기와 연결된 외부의 무선단 칩(도시 않음)들의 전원을 차단






한다. 그리고, 동시에 단계 S1204에서 웨이크-업 타임 레지스터(700)에 웨이크-업 타임을 10μs 단위로 설정하고 단계 S1205에서 클락차단 레지스터(504)의 정지 비트 값(VSTB)을 설정한다.

- 이상의 단계 S1201에서 단계 S1205까지는 절전모드로 들어갈 때 CPU(513)에 의해 소프트 웨어로 처리되는 부분이다. 이후의 단계는 하드웨어에 의해 처리된다.
- 단계 S1205에서 정지 비트 값(VSTB)이 설정되면, 단계 S1206에서 절전 마스터(502)에 의해 BRQ신호가 인가되게 된다. 인가된 BRQ신호에 따라 단계 S1207에서 버스 중재기(507)는 다른 버스 마스터가 없을 때 절전 마스터(502)에게 버스(500) 점유 권한을 부여하고, 전원 제어부 (509)와 웨이크-업 타이머(516)로 MST신호를 인가한다. MST신호가 인가되면, 웨이크-업 타이머 (516)는 단계 S1204에서 웨이크-업 타임 레지스터(700)에 설정된 웨이크-업 타임 값을 웨이크-업 카운터 레지스터 (701)에 복사하고 내부에서 분주된 저속클락에 맞춰 1비트씩 감소시킨다.
- 단계 S1208에서 전원 제어부(509)는 CLK_EN신호를 차단시켜 클락 발생기 (510)에 보내고, 클락 발생기(510)에서는 매체 엑세스 제어기로 공급되는 클락을 차단(단계 S1208)한다. 동시에 PLL회로(508)의 전원차단 신호인 PLL_PWDN을 인가하여, 단계 S1209에서 PLL회로(508)의 전원을 차단하고 매체 엑세스 제어기는 절전모드(S1210)로 들어가게 된다.
- 도 13은 도 12의 과정에서 사용되는 신호들의 하드웨어 동작을 나타내는 타이밍도이다. 도 13의 (a)파형은 PLL회로(508)로 입력되는 외부 클락의 파형이며, 도 13의 (b)파형은 단계 S1205에서 설정된 정지 비트 값(VSTB) 즉, 절전 마스터(502)와 전원 제어부(509)로 입력되는 VSTB가 설정됨을 의미한다. 도 13의







(c)파형은 VSTB의 설정에 따라 절전 마스터(502)에 의한 출력인 BRQ신호가 인가되는 것을 나타내고, 도 13의 (d)파형은 인가된 BRQ신호에 의해 발생하는 MST신호의 인가를 의미한다. 그리고, 도 13의 (f)파형은 MST신호의 인가에 의해 발생하는 전원 제어부(509)의 출력인 CLK_EN신호의 차단에 의한 시스템 클락의 차단을 나타내고, 도 13의 (e)파형은 PLL_PWDN신호의 인가를 나타낸다. 도 13의 (g)파형은 인가된 PLL_PWDN신호에 의해 PLL회로(508)의 전원이 차단되어 더 이상 클락이 출력되지 않음을 나타낸다.

도 14는 본 발명에 따른 절전모드에서 능동모드로 진행하는 동작과정의 실시예를 보여주는 순서도이다. 능동모드로의 진행과정은 완전히 하드웨어적으로만 이루어진다. 먼저, 웨이크-업 타이머(516)는 웨이크-업 카운터 레지스터 값(VWTCR)을 1비트씩 감소(단계 S1401)시키면서
 VWTCR이 1이 될 때까지 기다린다.


단계 S1402에서는 VWTCR이 1이 되면, 웨이크-업 타이머(516)는 WKUP신호를 발생시키고, 이 WKUP신호를 받은 전원 제어부(509)는 PLL_PWDN신호를 차단하여 PLL회로(508)에 전원을 인가 (단계 S1403)하고, 최초 시스템 초기화시에 입력된 락타임 레지스터(505)의 값(VLOC)을 0이 될 때까지 1비트씩 감소시킨다.(단계 S1404)

단계 S1405에서 VLOC가 0이 되면, 전원 제어부(509)는 CLK_EN신호와 PLL_STA신호를 인가하여 매체 엑세스 제어기로의 클락을 인가(단계 S1406)하고 절전 마스터(502)는 인가된 PLL_STA신호에 따라 BRQ신호를 차단한다. 이 BRQ신호의 차단에 의해 버스 중재기(507)는 다른 프로세서들간의 경쟁을 통해서 다른 프로세서에 버스 마스터 신호를 주게 되고, 다른 프로세서가 버스 마스터가 되면 절전 마스터 (502)의 버스 점유는 종료하게 되는데, 이때 발생하는 절전 마스터(502)의 차단된 BRQ신호를 보고 클락 차단 레지스터(504)의 VSTB가 클리어된다. 이때부터 매체 엑세스 제어기는 능동모드로 동작한다.






- 도 15는 상술한 능동모드로의 진행과정에 있어서의 하드웨어 타이밍도이다. 도 15에서
 (a)파형은 PLL회로(508)에 공급되는 외부의 클락신호이고, 도 15의 (b)파형은 단계 S1402에서의 웨이크-업 신호(WKUP)의 발생을 나타낸다.
- 도 15의 (c)파형은 단계 S1403에서 WKUP신호의 생성에 의한 PLL_PWDN신호의 차단 즉, PLL회로(508)에 대한 전원인가를 의미하고, 도 15의 (d)파형은 PLL회로 (508)에 전원이 인가됨에 따른 PLL회로(508)의 출력 파형을 나타낸다. '그리고, 도 15의 (e)파형은 PLL회로(508)의 출력신호가 안정화되는 시점 즉, VLOC가 0이 되는 시점에 발생하는 PLL_STA신호의 인가를 나타내며, 도 15의 (f)파형은 단계 S1406에서 매체 액세스 제어기로 시스템 클락이 공급됨을 나타낸다.
- 도 15의 (g)파형은 단계 S1407에서 절전 마스터(502)의 BRQ신호가 차단됨을 나타내고, 도 15의 (h)파형은 버스 중재기(507)의 MST신호가 차단되어 절전 마스터 (502)의 버스 점유가 종료되었음을 나타낸다. 그리고, 도 15의 (i)파형은 단계 S1408에서 설명한 클락 차단 레지스 터(504)내의 정지 비트가 클리어되었음을 나타낸다. 이때부터 매체 액세스 제어기는 능동모드 로 동작하게 된다.
- (51) 비록, 본 발명이 상기와 같이 설명 및 도면에 의해 상세하게 기술되었으나 이는 단지, 실시예에 불과하며 본 발명의 특성을 한정하는 것은 아니므로, 특허청구범위내에서 변경, 변환 및 수정이 있을 수 있다.



【발명의 효과】

<52> 본 발명에 의하면, 절전모드 동안 CPU를 비롯한 매체 엑세스 제어기의 모든 블록으로 공급되는 클릭과 매체 엑세스 제어기의 PLL회로로 공급되는 전원을 차단하여 전력의 손실을 최소화하고 또한, 데이터의 손실도 방지할 수 있는 매체 엑세스 제어기의 구현이 가능하다.

<53>



【특허청구범위】

【청구항 1】

매체 엑세스 제어기에 있어서:

상기 매체 엑세스 제어기내의 각 블록들을 상호 연결해 주는 로컬버스;

상기 로컬버스와 연결되어 상기 매체 엑세스 제어기를 구동하는 CPU;

상기 로컬버스와 연결되어 상기 매체 엑세스 제어기 내부의 각 장치에 대해 상기 CPU의 소프트웨어적인 제어를 위한 정보를 저장하는 레지스터부;


상기 로컬버스와 연결되어 상기 매체 엑세스 제어기와 호스트와의 인터페이스를 담당하는 호스트 인터페이스부;

상기 로컬버스에 연결되어 상기 매체 엑세스 제어기와 물리 계층과의 인터페이스를 담당하는 물리 계층 인터페이스부;

상기 로컬버스를 통해 입력되는 신호와 상기 레지스터 값에 응답하여 상기 로컬버스 점 유 및 점유 해제 요청을 위한 신호를 발생하는 절전 마스터;

상기 절전 마스터로부터의 신호에 응답하여 상기 로컬버스의 사용을 제어하는 신호를 발생하는 버스 중재기;

상기 버스 중재기로부터의 제어신호와 상기 로컬버스를 통해 입력되는 상기 레지스터 값들 및 상기 매체 엑세스 제어기의 다른 블록으로부터의 절전모드 종료신호에 응답하여 상기 매체 엑세스 제어기의 각 블록들에 클락과 전원의 공급 여부를 결정하는 신호들을 발생하는 전원 제어부;



상기 전원 제어부의 상기 전원 공급 여부신호에 응답하여 클락을 발생하는 위상 고정 루프회로;

상기 위상 고정 루프회로의 위상 동기된 클락을 받아 상기 매체 엑세스 제어기에 필요한 클락을 생성하고 상기 전원 제어부의 클락 공급 여부신호에 따라 상기 생성된 클락을 공급하거 나 차단하는 클락 발생기; 및

상기 로컬버스와 클락 발생기로부터 입력된 신호에 응답하여 절전모드 종료신호를 상기 전원 제어부로 인가하는 웨이크-업 타이머;

를 포함하는 상기 매체 엑세스 제어기.

【청구항 2】


제 1항에 있어서.

상기 매체 엑세스 제어기는 상기 절전모드 종료신호에 따라 상기 매체 엑세스 제어기내의 각 프로세서들에 전원과 클락을 공급할 때 직접연결 방식으로 구현함을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 3】

제 1항에 있어서,

상기 레지스터부는 클락 차단 레지스터와 락타임 레지스터를 포함하는 것을 특징으로 하는 상기 매체 엑세스 제어기.



【청구항 4】

제 3항에 있어서,

상기 락타임 레지스터는 PLL회로의 출력이 안정화되는데 소요되는 시간을 저장함을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 5】

제 1항에 있어서,

상기 전원 제어부는 상기 버스 중재기로부터의 제1 제어신호(MST)와 상기 웨이크-업 타이머로부터의 제2 제어신호(WKUP) 및 상기 락타임 레지스터로부터의 제1 입력값(VLOC)과 상기클락 차단 레지스터로부터의 제2 입력값(VSTB)에 응답하여 상기 매체 엑세스 제어기의 전원 및클락을 제어하는 복수 개의 상태 제어 신호들 (PLL_PWDN, PLL_STA, CLK_EN)을 발생하는 것을특징으로 하는 상기 매체 엑세스 제어기.

【청구항 6】


제 1항 또는 제 5항에 있어서,

상기 절전 마스터는 상기 클락 차단 레지스터로부터의 제2 입력값(VSTB)과 상기 전원 제어부의 상기 상태 제어 신호들 중 하나인 PLL_STA신호에 응답하여 버스 점유 및 점유 해제 요청을 위한 하나의 신호를 발생하는 것을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 7】

제 6항에 있어서.

상기 절전 마스터는 하나의 레지스터로 구현됨을 특징으로 하는 상기 매체 엑세스 제어 기.



【청구항 8】

제 1항에 있어서.

상기 클락 발생기는 상기 전원 제어부의 상태 제어 신호들 중 하나에 응답하여 상기 매체 엑세스 제어기의 각 블록에 클락을 인가 및 차단하는 것을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 9】

제 1항에 있어서.

상기 웨이크-업 타이머는 DTIM시간을 저장하는 웨이크-업 타임 레지스터와 상기 DTIM시간을 카운터 하는 웨이크-업 카운터 레지스터를 구비함을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 10】

제 9항에 있어서.


상기 웨이크-업 타이머는 절전모드에서 상기 버스 중재기로부터의 제어신호 (MST)에 응답하여 상기 웨이크-업 타임 레지스터의 DTIM시간을 상기 웨이크-업 카운터 레지스터에 복사하고 상기 클락 발생기로부터 분주된 느린 클락에 동기되어 상기 웨이크-업 타임 레지스터의 값을 카운터 하는 것을 특징으로 하는 상기 매체 엑세스 제어기.

【청구항 11】

매체 엑세스 제어기의 절전모드 전환 방법에 있어서,

상기 매체 엑세스 제어기에 최초 전원을 인가하는 초기화 단계;

상기 매체 엑세스 제어기가 능동모드로 정상적인 동작을 수행하는 능동모드 단계;



상기 매체 엑세스 제어기의 절전모드로의 진행을 선택하는 선택 단계;

상기 매체 엑세스 제어기내 물리 계층 인터페이스부의 전력 제어 레지스터를 설정하는 제1 설정 단계;

상기 매체 엑세스 제어기의 웨이크-업 타임 레지스터에 웨이크-업 타임 값을 설정하는 제2 설정 단계;

상기 매체 엑세스 제어기의 클락 차단 레지스터에 정지 비트를 설정하는 제3 설정 단계 .

상기 매체 엑세스 제어기의 절전 마스터가 버스 중재기로 버스 점유 요청 신호를 송출하는 단계;

상기 매체 엑세스 제어기의 버스를 현재 사용중인 버스 마스터가 있는지 확인하는 단계;

상기 매체 엑세스 제어기로 공급되는 클락을 차단하는 단계; 및

상기 매체 엑세스 제어기의 위상 고정 루프회로의 전원을 차단하는 단계;

를 포함하는 상기 매체 엑세스 제어기의 절전모드 전환방법.

【청구항 12】

제 11항에 있어서,

상기 초기화 단계에서, 상기 매체 엑세스 제어기의 락 타임 레지스터에 락 타임 값을 설정하는 것을 특징으로 하는 상기 매체 엑세스 제어기의 절전모드 전환방법.



【청구항 13】

제 12항에 있어서,

상기 락 타임 값은 상기 매체 엑세스 제어기의 위상 고정 루프회로의 전원 안정화 시간임을 특징으로 하는 상기 매체 엑세스 제어기의 절전모드 전환방법.

【청구항 14】

제 11항에 있어서.

상기 제1 설정 단계에서 설정된 상기 전력 제어 레지스터의 값에 의해 상기 매체 엑세스 제어기와 연결된 외부의 블록들에 공급되는 클락을 차단함을 특징으로 하는 상기 매체 엑세스 제어기의 절전모드 전환방법.

【청구항 15】

제 11항에 있어서,


상기 제2 설정 단계에서 설정된 상기 웨이크-업 타임 레지스터의 값은 상기 매체 엑세스 제어기의 절전모드 유지 시간임을 특징으로 하는 상기 매체 엑세스 제어기의 절전모드 전환방법.

【청구항 16】

절전모드에 있는 매체 엑세스 제어기의 능동모드 전환 방법에 있어서,

상기 매체 엑세스 제어기의 웨이크-업 카운터 레지스터의 값을 1이 될때까지 1비트씩 감소시키는 단계;

상기 웨이크-업 카운터 레지스터의 값이 1이 될때, 상기 매체 엑세스 제어기의 위상 고 정 루프회로에 전원을 인가하는 단계;



상기 매체 엑세스 제어기의 락 타임 레지스터의 값을 0이 될때까지 1비트씩 감소시키는 단계;


상기 매체 엑세스 제어기로 클락을 인가하는 단계;


상기 매체 액세스 제어기의 절전 마스터에 의한 버스 점유가 종료되는 단계; 및 상기 매체 엑세스 제어기의 클락 차단 레지스터에 있는 정지 비트를 클리어 하는 단계; 를 포함하는 상기 매체 엑세스 제어기의 능동모드 전환 방법.


【청구항 17】


제 16항에 있어서,


상기 매체 엑세스 제어기가 절전모드에서 능동모드로 전환되는 과정들이 하드웨어에 의해서만 이루어짐을 특징으로 하는 상기 매체 엑세스 제어기의 능동모드 전환 방법.















[도 3]






[도 4]







[도 5]




٢






【도 7】




[도 8]







[도 9a]



[도 9b]




【도 10】






[도 11]







-S1210



